• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    於可動擋閘方式之顯示器中，由低殘留應力且穩定之非晶矽膜形成可動擋閘。一種顯示裝置，其特徵在於：其係具有包含第1基板及第2基板之顯示面板者，且上述顯示裝置中，上述顯示面板包含複數個像素，上述各像素包括含有非晶矽之可動擋閘、及驅動上述可動擋閘之驅動電路，上述可動擋閘之上述非晶矽包含至少2片非晶矽膜，於將上述至少2片非晶矽膜中相互鄰接之2片非晶矽膜設為第1非晶矽膜、及積層於上述第1非晶矽膜上之第2非晶矽膜時，上述第1非晶矽膜與上述第2非晶矽膜之特性值不同。
    公开号:TW201303357A
    申请号:TW101114013
    申请日:2012-04-19
    公开日:2013-01-16
    发明作者:Hidekazu Nitta；Makoto Ohkura；Takuo Kaitoh；Katsumi Matsumoto
    申请人:Hitachi Displays Ltd；
    IPC主号:G02F1-00
    专利说明:
    顯示裝置及顯示裝置之製造方法
    本發明係關於一種顯示裝置及顯示裝置之製造方法，特別係關於一種電性控制可動擋閘之位置而顯示圖像之顯示裝置之構成及其製造方法。 相關申請案之交叉引用
    本申請案係基於且主張2011年6月2日提出申請之先前的日本專利申請案第2001-124295號之優先權之權益，其全部內容以引用之方式併入本文中。
    近年來，提出有電性控制可動擋閘之位置而進行圖像顯示之顯示器(以下稱為可動擋閘方式之顯示器)。可動擋閘方式之顯示器例如揭示於專利文獻1(日本專利特開2008-197668號公報)中。
    於先前提出之可動擋閘方式之顯示器之像素中，可動擋閘係配置於一對電極間，且藉由施加至一對電極之電壓而電性控制可動擋閘之位置來進行圖像顯示。
    例如，於一對電極之一電極之電壓為GND(Ground，接地)電壓，且一對電極之另一電極之電壓為Vdd電壓之情形時，可動擋閘移動至一對電極之另一電極側，於一對電極之一電極之電壓為Vdd電壓，且一對電極之另一電極之電壓為GND電壓之情形時，可動擋閘高速移動至一對電極之一電極側。
    而且，例如於可動擋閘已移動至一對電極之另一電極側之情形時，背光光穿透而像素成為發光狀態，於可動擋閘已移動至一對電極之一電極側之情形時，背光光未穿透而像素成為不發光狀態。
    藉此，可如液晶顯示面板、電漿顯示面板般顯示圖像。
    於先前提出之可動擋閘方式之顯示器中，由於必需對可動擋閘輸入電信號，故而可動擋閘包含摻雜有雜質之非晶矽膜(以下稱為n+a-Si膜)。
    於可動擋閘包含n+a-Si膜之情形時，殘留應力較強之較大之n+a-Si膜會使可動擋閘之可動部變形而無法驅動，故而可動擋閘需要拉伸應力或壓縮應力均為低殘留應力之n+a-Si膜。
    又，壓縮應力(MPa)為「0」左右之n+a-Si膜成為薄片電阻值為低電阻者與薄片電阻值為高電阻者混合存在而不穩定之膜。
    進而，可動擋閘亦作為自基板側傳遞電信號之接觸層而發揮功能，但若由薄片電阻值為高電阻之n+a-Si膜構成接觸層，則為使可動部動作而需要高電壓，因此作為該接觸層，較佳為薄片電阻值為低電阻之n+a-Si膜。
    本發明係為解決上述先前技術之問題而完成者，本發明之目的在於提供一種於可動擋閘方式之顯示器中，藉由減小殘留內部應力，而可由低殘留應力且穩定之非晶矽膜形成可動擋閘之技術。
    本發明之上述及其他目的以及新穎之特徵根據本說明書之記述及隨附圖式而明確。
    如下所述，對本案所揭示之發明中之具代表性者之概要進行簡單說明。
    一種顯示裝置，其係具有包含第1基板及第2基板之顯示面板者，且上述顯示裝置中，上述顯示面板包含複數個像素，上述各像素包括含有非晶矽之可動擋閘、及驅動上述可動擋閘之驅動電路，上述可動擋閘之上述非晶矽包含至少2片非晶矽膜，於將上述至少2片非晶矽膜中相互鄰接之2片非晶矽膜設為第1非晶矽膜、及積層於上述第1非晶矽膜上之第2非晶矽膜時，上述第1非晶矽膜與上述第2非晶矽膜之特性值不同。
    上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、及積層於上述第1非晶矽膜上之上述第2非晶矽膜之2片非晶矽膜，且上述第1非晶矽膜之折射率高於上述第2非晶矽膜之折射率。
    上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、及積層於上述第1非晶矽膜上之上述第2非晶矽膜之2片非晶矽膜，且上述第1非晶矽膜之折射率低於上述第2非晶矽膜之折射率。
    上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、及積層於上述第1非晶矽膜上之上述第2非晶矽膜之2片非晶矽膜，且上述第1非晶矽膜之薄片電阻值低於上述第2非晶矽膜之薄片電阻值。
    上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、及積層於上述第1非晶矽膜上之上述第2非晶矽膜之2片非晶矽膜，且上述第1非晶矽膜之薄片電阻值高於上述第2非晶矽膜之薄片電阻值。
    上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、積層於上述第1非晶矽膜上之上述第2非晶矽膜、及積層於上述第2非晶矽膜上之第3非晶矽膜之3片非晶矽膜，且上述第1及第3非晶矽膜之折射率高於上述第2非晶矽膜之折射率。
    上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、積層於上述第1非晶矽膜上之上述第2非晶矽膜、及積層於上述第2非晶矽膜上之第3非晶矽膜之3片非晶矽膜，且上述第1及第3非晶矽膜之折射率低於上述第2非晶矽膜之折射率。
    上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、積層於上述第1非晶矽膜上之上述第2非晶矽膜、及積層於上述第2非晶矽膜上之第3非晶矽膜之3片非晶矽膜，且上述第1及第3非晶矽膜之薄片電阻值低於上述第2非晶矽膜之薄片電阻值。
    上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、積層於上述第1非晶矽膜上之上述第2非晶矽膜、及積層於上述第2非晶矽膜上之第3非晶矽膜之3片非晶矽膜，且上述第1及第3非晶矽膜之薄片電阻值高於上述第2非晶矽膜之薄片電阻值。
    上述可動擋閘包含形成於與上述第1基板對向之側之面上之金屬層。
    上述可動擋閘包含遮蔽部、連接於上述遮蔽部之彈簧部、及連接於上述彈簧部之錨定部，且上述錨定部固定於上述第2基板上，且支持上述遮蔽部及上述彈簧部。
    一種顯示裝置之製造方法，其係具有包含第1基板及第2基板之顯示面板之顯示裝置之製造方法，且上述顯示裝置中，上述顯示面板包含複數個像素，上述各像素包括含有非晶矽之可動擋閘、及驅動上述可動擋閘之驅動電路，上述顯示裝置之製造方法包括：步驟1，其係於上述第1基板上形成特定形狀之第1抗蝕膜；步驟2，其係於由上述步驟1形成之第1抗蝕膜上形成至少2片非晶矽膜；步驟3，其係於上述至少2片非晶矽膜上形成特定形狀之第2抗蝕膜；步驟4，其係將上述第2抗蝕膜作為遮罩而對上述至少2片非晶矽膜進行蝕刻；及步驟5，其係去除上述步驟1中所形成之上述第1抗蝕膜；且於將上述步驟2中所形成之上述至少2片非晶矽膜中相互鄰接之2片非晶矽膜設為第1非晶矽膜、及積層於上述第1非晶矽膜上之第2非晶矽膜時，上述第1非晶矽膜與上述第2非晶矽膜係於不同之成膜生成條件下形成。
    上述步驟2包括：步驟21，其係於由上述步驟1形成之上述第1抗蝕膜上形成上述第1非晶矽膜；步驟22，其係於與上述步驟21不同之成膜生成條件下形成上述第2非晶矽膜；及步驟23，其係於與上述步驟22不同之成膜生成條件下形成第3非晶矽膜。
    更包含在由上述步驟2形成之非晶矽膜上形成金屬膜之步驟，並且於上述步驟3中，在形成於上述非晶矽膜上之上述金屬膜上形成第2抗蝕膜，上述步驟4係將上述第2抗蝕膜作為遮罩而對由上述步驟2形成之上述非晶矽膜及上述金屬膜進行蝕刻之步驟。
    以下，參照圖式詳細說明本發明之實施例。
    再者，於用以說明實施例之所有圖中，對具有相同功能者附加相同符號，並省略其重複之說明。又，以下實施例並非用以限定本發明之申請專利範圍之解釋者。於以下記載中，當記載為元件或者層係位於其他元件或者層之「上」時，不僅包含位於其他元件或者層之正上方之情形，亦包含在中間插入有其他層或者其他元件之情形。
    [成為本發明之前提之顯示裝置]
    圖1係表示成為本發明之前提之顯示裝置之顯示面板之概略構成的概略圖。於圖1中，100為顯示面板，顯示面板100包括掃描線驅動電路104及影像線驅動電路102。顯示資料及顯示控制信號經由可撓性基板103自外部輸入至顯示面板100。
    於圖1中，101為顯示區域，於顯示區域101中配置自掃描線驅動電路104供給選擇掃描信號之複數條掃描線(g1、g2、g3、...)、以及自影像線驅動電路供給資料電壓之複數條影像線(d1、d2、d3、...)。
    與液晶顯示面板等同樣地，於掃描線(g1、g2、g3、...)與影像線(d1、d2、d3、...)交叉之位置配置像素。
    再者，掃描線驅動電路104及影像線驅動電路102可由搭載於安裝在基板上之半導體晶片之電路而構成，或者掃描線驅動電路104及影像線驅動電路102亦可由形成於基板上之半導體層包含多晶矽層之薄膜電晶體而構成。
    圖2係用以說明成為本發明之前提之顯示裝置之顯示原理的圖。
    如圖2所示，於第1基板200之顯示區域101形成有複數個開口201，且藉由可動擋閘202控制各開口之開閉。
    再者，於圖2中為所有開口均打開之狀態，但若可動擋閘202覆蓋對應之開口201，則變為關閉狀態。例如於可動擋閘202打開對應之開口201之狀態下，背光光穿透而像素成為發光狀態，於可動擋閘202覆蓋對應之開口201之狀態下，背光光未穿透而像素成為不發光狀態。藉此顯示圖像。
    圖3係用以說明成為本發明之前提之顯示裝置之一例之剖面構造的示意圖，圖4係用以說明成為本發明之前提之顯示裝置之其他例之剖面構造的示意圖。
    於圖3、圖4中，111為第1基板(對向基板)，113為第2基板(MEMS(Micro-Electro-Mechanical System，微機電系統)基板)。於第1基板111上除開口201以外，亦形成遮光膜112。又，如圖3所示，於第1基板111側配置背光裝置(BL，Back Light)。
    於第2基板113上設置TFT(Thin Film Transistor，薄膜電晶體)電路形成部114。於該TFT電路形成部114形成未圖示之鎖存電路等。再者，TFT電路形成部114之各電晶體係由半導體層包含多晶矽層之薄膜電晶體而形成。
    於TFT電路形成部114上配置可動擋閘118。經由接觸部117對該可動擋閘118供給特定電壓。
    於圖3中，在TFT電路形成部114上設置電極116。經由接觸部115對電極116供給自未圖示之鎖存電路輸出之2個輸出電壓中之一個輸出電壓。於圖3中，藉由對可動擋閘118與電極116之間施加電場而使可動擋閘118移動至電極116側。
    於圖4中，在TFT電路形成部114上設置電極116及電極122。經由接觸部115對電極116供給自未圖示之鎖存電路輸出之2個輸出電壓中之一個輸出電壓，且經由接觸部121對電極122供給自未圖示之鎖存電路輸出之2個輸出電壓中之另一個輸出電壓。
    於圖4中，藉由對可動擋閘118與電極116之間施加電場而使可動擋閘118移動至電極116側，同樣地，藉由對可動擋閘118與電極122之間施加電場而使可動擋閘118移動至電極122側。
    再者，於圖3、圖4中，119為密封材料，120為配置於密封材料119與TFT電路形成部114之間的接觸部。又，於圖3、圖4中，僅圖示有1個像素之構造。
    圖5係用以說明圖4所示之可動擋閘118之一例之立體圖，圖6係圖5所示之可動擋閘之平面圖。
    於圖5、圖6中，211為可動擋閘之遮蔽部，212為可動擋閘之開口部，213為第1彈簧，214為第2彈簧，215、216為錨定部。
    錨定部215兼用為將可動擋閘之遮蔽部211及第1彈簧213固定於第2基板113之機構、及自TFT電路形成部114對可動擋閘之遮蔽部211及第1彈簧213之供電部位。此處，可動擋閘之遮蔽部211及可動擋閘之開口部212藉由第1彈簧213而配置為懸浮於空中。
    又，第1彈簧213對應於電極116及電極122。錨定部216兼用為將第2彈簧214固定於第2基板113之機構、及自TFT電路形成部114對第2彈簧214之供電部位。
    藉由對第1彈簧213與第2彈簧214之間施加電場而第1彈簧213移動至第2彈簧214側，藉此可動擋閘之遮蔽部211及可動擋閘之開口部212移動。
    於圖5、圖6所示之可動擋閘中，藉由利用可動擋閘之遮蔽部211覆蓋形成於第1基板111之開口201而使像素為非點亮狀態。
    於成為本發明之前提之可動擋閘方式之顯示器中，由於必需對可動擋閘輸入電信號，故而可動擋閘包含摻雜有雜質之非晶矽膜(以下稱為n+a-Si膜)。
    [實施例]
    圖7係用以說明本發明之實施例之可動擋閘之圖，該圖(a)為平面圖，該圖(b)為側視圖。
    本案實施例之可動擋閘118與圖5所示之可動擋閘118之不同之處在於，設置有錨定部222及連接部220、221。
    於本實施例中，可藉由自TFT電路形成部114對錨定部215、222之任一者供電而對可動擋閘118供電。
    於本實施例中，可動擋閘亦包含摻雜有雜質之n+a-Si膜，但於本實施例中，特徵在於：可動擋閘所含之n+a-Si膜由至少2片非晶矽膜積層而構成，於將相互鄰接之2片非晶矽膜設為第1非晶矽膜A、及積層於第1非晶矽膜A上之第2非晶矽膜B時，第1非晶矽膜A與第2非晶矽膜B之特性值不同。
    例如，如圖8(a)所示，於本實施例中，可動擋閘包含薄片電阻值為低電阻之n+a-Si膜10與薄片電阻值為高電阻之n+a-Si膜11之2片n+a-Si膜積層而成之構成。再者，於圖8中，13為構成反射膜之金屬膜。
    由於薄片電阻值為低電阻之n+a-Si膜為緻密之膜且壓縮應力較強之膜，故而例如於由薄片電阻值為低電阻之n+a-Si膜構成可動擋閘之情形時，存在如下擔憂，即，最差之情形時，如圖9所示，可動擋閘變形而使可動擋閘之移動部接觸於TFT電路形成部114，從而無法進行驅動。
    又，如圖10所示，壓縮應力(MPa)為「0」左右之n+a-Si膜成為薄片電阻值為低電阻者與薄片電阻值為高電阻者混合存在而不穩定之膜。
    與此相對，於本實施例中，如圖8(a)所示，可動擋閘係由薄片電阻值為低電阻之n+a-Si膜10與薄片電阻值為高電阻之n+a-Si膜11積層而構成。
    如圖10所示，薄片電阻值為低電阻之n+a-Si膜10成為壓縮應力較強之膜，薄片電阻值為高電阻之n+a-Si膜11成為拉伸應力較強之膜。因此，藉由控制n+a-Si膜10之膜厚及n+a-Si膜11之膜厚，而可使n+a-Si膜整體之膜應力(MPa)為「0」左右之值。進而，由於n+a-Si膜整體之薄片電阻值係由薄片電阻值為低電阻之n+a-Si膜10決定，因此於本實施例中，可個別地控制n+a-Si膜整體之薄片電阻值及膜應力(MPa)，故而可擴大成膜條件之範圍。
    再者，圖10係表示n+a-Si膜之膜應力(MPa)與薄片電阻值(Ω/□)之關係之圖表。
    尤其係藉由將薄片電阻值為低電阻之n+a-Si膜10作為下層，而可使錨定部(215、222)之與TFT電路形成部114接觸之側之薄片電阻值為低電阻，故而可降低為使可動擋閘動作而輸入至錨定部(215、222)之電壓。再者，於上述說明中，薄片電阻值若小於10 M(Ω/□)，則為低電阻，若為10 M(Ω/□)以上，則為高電阻。
    再者，由於薄片電阻值為低電阻之n+a-Si膜10為緻密之膜，而薄片電阻值為高電阻之n+a-Si膜11並非如此緻密之膜，故而n+a-Si膜10與n+a-Si膜11之折射率不同。即，由於薄片電阻值為低電阻之n+a-Si膜10為緻密之膜，故而其折射率高於薄片電阻值為高電阻之n+a-Si膜11之折射率。
    圖11至圖13係用以說明本實施例之可動擋閘之製造步驟之圖。
    以下，使用圖11至圖13，對本實施例之可動擋閘之製造方法進行說明。
    首先，於第2基板113上形成TFT電路形成部114。(圖11之(a))
    繼而，藉由光微影技術於TFT電路形成部114上形成錨定抗蝕膜31及可動擋閘用抗蝕膜32。(圖11之(b))
    繼而，藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法於錨定抗蝕膜31及可動擋閘用抗蝕膜32上形成第1n+a-Si膜33。(圖11(c))於該步驟中，形成薄片電阻值為低電阻且壓縮應力較強之n+a-Si膜。
    繼而，變更生成條件，藉由CVD法於第1 n+a-Si膜33上形成第2 n+a-Si膜34。(圖11(d))於該步驟中，形成薄片電阻值為高電阻且拉伸應力較強之n+a-Si膜。
    此處，第1 n+a-Si膜33與第2 n+a-Si膜34藉由成膜生成條件之變更而於同一處理室中連續地進行成膜。
    例如，第1 n+a-Si膜33及第2 n+a-Si膜34係根據以下表1所示之成膜生成條件而生成。
    繼而，於第2 n+a-Si膜34上形成作為反射膜發揮功能之金屬膜(ALSi)35。(圖12(a))
    繼而，於金屬膜35上形成用以形成可動擋閘圖案之抗蝕膜36。(圖12(b))
    繼而，將抗蝕膜36作為遮罩而實施蝕刻，形成包含第1 n+a-Si膜10、第2 n+a-Si膜11及金屬膜13之可動擋閘圖案。(圖13(a))
    最後，於TFT電路形成部114上，去除所形成之錨定抗蝕膜31及可動擋閘用抗蝕膜32，而形成包含遮蔽部211、第1彈簧213、錨定部(215、222)、連接部(220、221)之可動擋閘。(圖13之(b))
    再者，於上述說明中，已對可動擋閘所含之非晶矽膜為下層(第2基板113側)包含薄片電阻值為低電阻之n+a-Si膜10，且上層包含薄片電阻值為高電阻之n+a-Si膜11之雙層構造之情形進行了說明，但只要為僅由膜應力(MPa)為「0」左右之值且具有穩定之薄片電阻值之非晶矽膜形成可動擋閘之情形，則亦可為下層(第2基板113側)為薄片電阻值為高電阻之n+a-Si膜11，且上層包含薄片電阻值為低電阻之n+a-Si膜10之雙層構造。
    又，如圖8(b)所示，可動擋閘所含之非晶矽膜亦可為自第2基板113側起為薄片電阻值為低電阻之n+a-Si膜10、薄片電阻值為高電阻之n+a-Si膜11、薄片電阻值為低電阻之n+a-Si膜10之3層構造，或者，如圖8(c)所示，為薄片電阻值為高電阻之n+a-Si膜11、薄片電阻值為低電阻之n+a-Si膜10、薄片電阻值為高電阻之n+a-Si膜11之3層構造。
    進而，可動擋閘所含之非晶矽膜亦可為相互鄰接之2片n+a-Si膜之特性值不同之4層以上之n+a-Si膜積層構成。
    如以上所說明，根據本實施例，可獲得如下之作用、效果。
    (1)藉由將可動擋閘所含之n+a-Si膜多層積層化，而可控制n+a-Si膜整體之膜應力。即，藉由將薄片電阻值為低電阻(壓縮應力)之n+a-Si膜及薄片電阻值為低電阻(拉伸應力)之n+a-Si膜積層而控制各者之膜厚，從而可控制膜整體之應力。
    (2)尤其係藉由將可動擋閘所含之n+a-Si膜雙層積層化，而利用下層部之薄片電阻值為低電阻之n+a-Si膜自TFT電路形成部114接收電信號，並藉由在上層部積層施加有拉伸應力之薄片電阻值為高電阻之n+a-Si膜，而可形成膜整體施加有拉伸應力之薄片電阻值為低電阻之n+a-Si膜。
    (3)藉由將可動擋閘中所含之n+a-Si膜雙層積層化，而於下層以n+a-Si膜之薄片電阻值之低電阻化之條件進行成膜，且於上層無關於薄片電阻值而以拉伸應力之條件進行成膜，藉此無需以單膜滿足各條件，成膜條件之範圍擴大。
    如此，若簡單地對藉由本案所揭示之發明中具代表性者而獲得之效果進行說明，則根據本發明，於可動擋閘方式之顯示器中，藉由減少殘留內部應力而可由低殘留應力且穩定之非晶矽膜形成可動擋閘。
    以上，已根據上述實施例具體地對由本發明者完成之發明進行了說明，當然本發明並不限定於上述實施例，於不脫離其主旨之範圍內可進行各種變更。
    10‧‧‧n+a-Si膜
    11‧‧‧n+a-Si膜
    12‧‧‧n+a-Si膜
    13‧‧‧金屬膜
    31‧‧‧錨定抗蝕膜
    32‧‧‧可動擋閘用抗蝕膜
    33‧‧‧第1 n+a-Si膜
    34‧‧‧第2 n+a-Si膜
    35‧‧‧金屬膜
    36‧‧‧抗蝕膜
    100‧‧‧顯示面板
    101‧‧‧顯示區域
    102‧‧‧影像線驅動電路
    103‧‧‧可撓性基板
    104‧‧‧掃描線驅動電路
    111‧‧‧第1基板
    112‧‧‧遮光膜
    113‧‧‧第2基板
    114‧‧‧TFT電路形成部
    115‧‧‧接觸部
    116‧‧‧電極
    117‧‧‧接觸部
    118‧‧‧可動擋閘
    119‧‧‧密封材料
    120‧‧‧接觸部
    121‧‧‧接觸部
    122‧‧‧電極
    200‧‧‧第1基板
    201‧‧‧開口
    202‧‧‧可動擋閘
    211‧‧‧遮蔽部
    212‧‧‧開口部
    213‧‧‧第1彈簧
    214‧‧‧第2彈簧
    215‧‧‧錨定部
    216‧‧‧錨定部
    220‧‧‧連接部
    221‧‧‧連接部
    222‧‧‧錨定部
    A‧‧‧第1非晶矽膜
    BL‧‧‧背光裝置
    d1、d2、d3‧‧‧影像線
    g1、g2、g3‧‧‧掃描線
    圖1係表示成為本發明之前提之顯示裝置之顯示面板之概略構成的概略圖。
    圖2係用以說明成為本發明之前提之顯示裝置之顯示原理的圖。
    圖3係用以說明成為本發明之前提之顯示裝置之一例之剖面構造的示意圖。
    圖4係用以說明成為本發明之前提之顯示裝置之其他例之剖面構造的示意圖。
    圖5係用以說明圖4所示之可動擋閘之一例之立體圖。
    圖6係圖5所示之可動擋閘之平面圖。
    圖7A係用以說明本發明之實施例之可動擋閘之平面圖。
    圖7B係用以說明本發明之實施例之可動擋閘之側視圖。
    圖8(a)-(c)係用以說明本發明之實施例之可動擋閘所含之非晶矽膜之構成的剖面圖。
    圖9係用以說明成為本發明之前提之顯示裝置之可動擋閘之問題的圖。
    圖10係表示非晶矽膜之膜應力(MPa)與薄片電阻值之關係之圖表。
    圖11(a)-(d)係用以說明本發明之實施例之可動擋閘之製造方法之圖。
    圖12(a)、(b)係用以說明本發明之實施例之可動擋閘之製造方法之圖。
    圖13(a)、(b)係用以說明本發明之實施例之可動擋閘之製造方法之圖。
    111‧‧‧第1基板
    112‧‧‧遮光膜
    113‧‧‧第2基板
    114‧‧‧TFT電路形成部
    115‧‧‧接觸部
    116‧‧‧電極
    117‧‧‧接觸部
    118‧‧‧可動擋閘
    119‧‧‧密封材料
    120‧‧‧接觸部
    201‧‧‧開口
    BL‧‧‧背光裝置
    权利要求:
    Claims (14)
    [1] 一種顯示裝置，其特徵在於：其係具有包含第1基板及第2基板之顯示面板者，且上述顯示裝置中，上述顯示面板包含複數個像素，上述各像素包括含有非晶矽之可動擋閘、及驅動上述可動擋閘之驅動電路，上述可動擋閘之上述非晶矽包含至少2片非晶矽膜，於將上述至少2片非晶矽膜中相互鄰接之2片非晶矽膜設為第1非晶矽膜、及積層於上述第1非晶矽膜上之第2非晶矽膜時，上述第1非晶矽膜與上述第2非晶矽膜之特性值不同。
    [2] 如請求項1之顯示裝置，其中上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、及積層於上述第1非晶矽膜上之上述第2非晶矽膜之2片非晶矽膜，且上述第1非晶矽膜之折射率高於上述第2非晶矽膜之折射率。
    [3] 如請求項1之顯示裝置，其中上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、及積層於上述第1非晶矽膜上之上述第2非晶矽膜之2片非晶矽膜，且上述第1非晶矽膜之折射率低於上述第2非晶矽膜之折射率。
    [4] 如請求項1之顯示裝置，其中上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、及積層於上述第1非晶矽膜上之上述第2非晶矽膜之2片非晶矽膜，且上述第1非晶矽膜之薄片電阻值低於上述第2非晶矽膜之薄片電阻值。
    [5] 如請求項1之顯示裝置，其中上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、及積層於上述第1非晶矽膜上之上述第2非晶矽膜之2片非晶矽膜，且上述第1非晶矽膜之薄片電阻值高於上述第2非晶矽膜之薄片電阻值。
    [6] 如請求項1之顯示裝置，其中上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、積層於上述第1非晶矽膜上之上述第2非晶矽膜、及積層於上述第2非晶矽膜上之第3非晶矽膜之3片非晶矽膜，且上述第1及第3非晶矽膜之折射率高於上述第2非晶矽膜之折射率。
    [7] 如請求項1之顯示裝置，其中上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、積層於上述第1非晶矽膜上之上述第2非晶矽膜、及積層於上述第2非晶矽膜上之第3非晶矽膜之3片非晶矽膜，且上述第1及第3非晶矽膜之折射率低於上述第2非晶矽膜之折射率。
    [8] 如請求項1之顯示裝置，其中上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、積層於上述第1非晶矽膜上之上述第2非晶矽膜、及積層於上述第2非晶矽膜上之第3非晶矽膜之3片非晶矽膜，且上述第1及第3非晶矽膜之薄片電阻值低於上述第2非晶矽膜之薄片電阻值。
    [9] 如請求項1之顯示裝置，其中上述可動擋閘形成於上述第2基板上，上述可動擋閘之上述非晶矽係自上述第2基板側起包含上述第1非晶矽膜、積層於上述第1非晶矽膜上之上述第2非晶矽膜、及積層於上述第2非晶矽膜上之第3非晶矽膜之3片非晶矽膜，且上述第1及第3非晶矽膜之薄片電阻值高於上述第2非晶矽膜之薄片電阻值。
    [10] 如請求項1之顯示裝置，其中上述可動擋閘包含形成於與上述第1基板對向之側之面上之金屬層。
    [11] 如請求項1之顯示裝置，其中上述可動擋閘包括：遮蔽部；彈簧部，其係連接於上述遮蔽部；及錨定部，其係連接於上述彈簧部；且上述錨定部係固定於上述第2基板上，且支持上述遮蔽部及上述彈簧部。
    [12] 一種顯示裝置之製造方法，其特徵在於：其係具有包含第1基板及第2基板之顯示面板之顯示裝置之製造方法，且上述顯示裝置中，上述顯示面板包含複數個像素，上述各像素包括含有非晶矽之可動擋閘、及驅動上述可動擋閘之驅動電路，上述顯示裝置之製造方法包括：步驟1，其係於上述第1基板上形成特定形狀之第1抗蝕膜；步驟2，其係於由上述步驟1形成之第1抗蝕膜上形成至少2片非晶矽膜；步驟3，其係於上述至少2片非晶矽膜上形成特定形狀之第2抗蝕膜；步驟4，其係將上述第2抗蝕膜作為遮罩而對上述至少2片非晶矽膜進行蝕刻；及步驟5，其係去除由上述步驟1形成之上述第1抗蝕膜；且於將上述步驟2中所形成之上述至少2片非晶矽膜中相互鄰接之2片非晶矽膜設為第1非晶矽膜、及積層於上述第1非晶矽膜上之第2非晶矽膜時，上述第1非晶矽膜與上述第2非晶矽膜係於不同之成膜生成條件下形成。
    [13] 如請求項12之顯示裝置之製造方法，其中上述步驟2包括：步驟21，其係於由上述步驟1形成之上述第1抗蝕膜上形成上述第1非晶矽膜；步驟22，其係於與上述步驟21不同之成膜生成條件下形成上述第2非晶矽膜；及步驟23，其係於與上述步驟22不同之成膜生成條件下形成第3非晶矽膜。
    [14] 如請求項12之顯示裝置之製造方法，其中更包含在由上述步驟2形成之非晶矽膜上形成金屬膜之步驟，於上述步驟3中，在形成於上述非晶矽膜上之上述金屬膜上形成第2抗蝕膜，上述步驟4係將上述第2抗蝕膜作為遮罩而對由上述步驟2形成之上述非晶矽膜及上述金屬膜進行蝕刻之步驟。
    类似技术:
    公开号 | 公开日 | 专利标题
    CN105006486B|2019-07-30|薄膜晶体管以及显示装置
    TWI488161B|2015-06-11|半導體裝置的驅動方法
    KR20170107124A|2017-09-25|표시 장치
    TWI655771B|2019-04-01|半導體裝置及其製造方法
    US10121801B2|2018-11-06|TFT array substrate and manufacturing method thereof, and display device
    US10388676B2|2019-08-20|Active matrix substrate and method for producing same, and in-cell touch panel-type display device
    KR102261006B1|2021-06-04|유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
    KR20170005338A|2017-01-12|유기 발광 표시 장치
    US8779430B2|2014-07-15|Semiconductor device, active matrix substrate, and display device
    TWI342460B|2011-05-21|Thin film transistor and liquid crystal display device
    TWI719020B|2021-02-21|有機發光二極體顯示器及其修理方法
    TWI474043B|2015-02-21|顯示裝置及顯示裝置之製造方法
    JP2006317867A|2006-11-24|薄膜トランジスタ基板及び液晶表示パネル
    US20120306827A1|2012-12-06|Display device
    KR20180074589A|2018-07-03|표시 장치
    WO2020044171A1|2020-03-05|表示装置
    TWI449949B|2014-08-21|顯示裝置及顯示裝置之製造方法
    JP2012204548A|2012-10-22|表示装置およびその製造方法
    JP6605146B2|2019-11-13|タッチパネル付き表示装置
    US10698283B2|2020-06-30|Liquid crystal display device
    JP2002341268A|2002-11-27|表示装置
    JP2007305641A|2007-11-22|アクティブマトリクス基板および液晶表示パネル
    JP2009216967A|2009-09-24|液晶表示装置
    JP5761293B2|2015-08-12|電気光学装置及び電子機器
    US10714698B2|2020-07-14|Free-form display
    同族专利:
    公开号 | 公开日
    EP2530509A1|2012-12-05|
    US8958138B2|2015-02-17|
    US20120307334A1|2012-12-06|
    TWI474043B|2015-02-21|
    KR20120135061A|2012-12-12|
    KR101377604B1|2014-03-25|
    CN102809812A|2012-12-05|
    JP2012252138A|2012-12-20|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP3086527B2|1992-02-26|2000-09-11|三洋電機株式会社|液晶表示装置|
    JPH08335707A|1995-06-08|1996-12-17|Nippondenso Co Ltd|半導体力学量センサ及びその製造方法|
    JPH09246569A|1996-03-04|1997-09-19|Toyota Motor Corp|シリコン構造体の製造方法とシリコン構造体およびシリコン構造体を備えた加速度センサ|
    JP2000133818A|1998-10-29|2000-05-12|Hitachi Ltd|圧力センサ及びその製造方法|
    US7371600B2|2001-06-13|2008-05-13|Mitsubishi Denki Kabushiki Kaisha|Thin-film structure and method for manufacturing the same, and acceleration sensor and method for manufacturing the same|
    US7253488B2|2002-04-23|2007-08-07|Sharp Laboratories Of America, Inc.|Piezo-TFT cantilever MEMS|
    US7144750B2|2003-06-12|2006-12-05|Dalsa Semiconductor Inc.|Method of fabricating silicon-based MEMS devices|
    CN101999091B|2008-02-12|2013-08-14|皮克斯特隆尼斯有限公司|带有应力梁的机械式光调制器|
    US20080158635A1|2005-02-23|2008-07-03|Pixtronix, Inc.|Display apparatus and methods for manufacture thereof|
    US7502159B2|2005-02-23|2009-03-10|Pixtronix, Inc.|Methods and apparatus for actuating displays|
    AT414971T|2005-02-23|2008-12-15|Pixtronix Inc|Licht-modulator und verfahren zu seiner herstellung|
    ES2528386T3|2005-02-23|2015-02-09|Pixtronix, Inc.|Procedimientos y aparatos de representación visual|
    US9158106B2|2005-02-23|2015-10-13|Pixtronix, Inc.|Display methods and apparatus|
    JP2007116650A|2005-09-26|2007-05-10|Yamaha Corp|ダイヤフラム及びダイヤフラムの製造方法並びにコンデンサマイクロホン|
    JP4929753B2|2006-02-22|2012-05-09|オムロン株式会社|薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ|
    JP2007274096A|2006-03-30|2007-10-18|Yamaha Corp|ダイヤフラム及びその製造方法|
    US7563720B2|2007-07-23|2009-07-21|Honeywell International Inc.|Boron doped shell for MEMS device|
    JP5358324B2|2008-07-10|2013-12-04|株式会社半導体エネルギー研究所|電子ペーパー|
    KR101570854B1|2009-08-21|2015-11-23|삼성디스플레이 주식회사|마이크로 셔터 및 이를 포함하는 표시 장치|JP2014142405A|2013-01-22|2014-08-07|Pixtronix Inc|画素回路およびそれを備えた表示装置|
    US20150055205A1|2013-08-22|2015-02-26|Pixtronix, Inc.|Mems display incorporating extended height actuators|
    CN108417478B|2018-03-13|2020-12-22|信利（惠州）智能显示有限公司|多晶硅薄膜的制备方法、薄膜晶体管及其制备方法|
    法律状态:
    2017-11-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011124295A|JP2012252138A|2011-06-02|2011-06-02|表示装置および表示装置の製造方法|
    [返回顶部]